搜索
新闻详情

STT-MRAM存储器技术

新型存储之MRAM资讯

324
发表时间:2022-11-28 13:28作者:全球芯 | glochip.com来源:Netsol | MRAM | SRAM网址:http://glochip.com/news/
文章附图

应用前景

存储芯片的新高地

边缘计算中的应用

非易失MRAM在SCM中的应用价值--华为加快布局闪存存储的步伐

MRAM的明显优势

技术发展前景分析

原理介绍

工作原理分析

新一代存储器

技术发展

提高写入速度的新方法--IMEC

高性能嵌入式MRAM

晶圆级亚百纳米STT-MRAM器件

内存升级GF 12nm 工艺

关键技术

关键工艺步骤

FinFET器件中的STT-MRAM存储单元制作

发展方向

新的单元结构--USMR(单项自旋霍尔磁阻)


应用前景

存储芯片的新高地

三星自 2019 年起,开始量产 28nm 嵌入式 MRAM,在未来两三年内,将进入更大规模的量产。不甘落后的 SK海力士、英特尔、格芯也掌握了 22nm 嵌入式 MRAM 的量产工艺。MRAM 正式进入 10nm 工艺制程之后,摩尔定律似乎就失效了,处理器性能翻一倍所需时间由原来的两年延至三年,半导体芯片产业发展遇到了技术瓶颈。而与此同时,以 MRAM 为代表的自旋芯片却在快速发展。自此,我们不禁想问,在后摩尔时代,自旋芯片有可能突破微电子器件的限制,成为主流芯片吗?

自旋芯片热

自旋芯片具有高集成化、低功耗、高速度、高灵敏度、防辐射等优点,可将信息获取、传递、处理、存储等环节有机地结合在一起,具有巨大的市场前景。据介绍,传感器芯片、磁电信号耦合芯片、磁性逻辑及磁随机存储芯片等自旋芯片市场规模有望超过 1000亿 美元。

面对巨大的市场空间,全球掀起了以 MRAM 为代表的自旋芯片研发热潮。三星、SK海力士、美光、格罗方德、Freescale、IBM、英飞凌、TDK、东芝、索尼、瑞萨等众多海外高科技企业纷纷涌入,杭州驰拓、上海磁宇、中芯国际等国内企业也在积极布局,开展相关研究及产业化工作。


中国企业在自旋芯片领域也取得了一些成绩:

2017年,北京航空航天大学与中国科学院微电子研究所联合成功制备出国内首个 80nm STT-MARM 器件。

2018年,杭州驰拓、上海磁宇、中芯国际、华为等筹建自旋芯片的研发、生产线。

2020年,台积电在 ISSCC 2020 上呈现了基于 ULL 22nm CMOS 工艺的 32Mb 嵌入式 STT-MRAM。

除此之外,还有长江存储、长鑫存储、兆易创新等公司处于自旋芯片研发的早期阶段,还没有正式进入量产。赛迪智库集成电路研究所黄阳棋博士表示,中国自旋芯片产业与国外差距较大,目前尚无商用自旋芯片出货,全球 MRAM 专利申请前 50 均为国外机构(或个人)。

存诸多挑战

自旋芯片中的 MRAM(磁随机存储器)共经历了 MRAM、STT-MRAM、MeRAM 三个发展阶段。北京航空航天大学集成电路科学与工程学院院长赵魏胜表示,目前,MRAM 和 STT-MRAM 已经产业化。MRAM 在航空航天领域具有广泛的应用,STT-MRAM 也已实现量产,但其仍面临着材料、器件制备、电路设计及系统级整合等方面的挑战。

STT-MRAM 器件制备过程中具有诸多技术难点。鲁汶仪器一员工表示,STT-MARM 可兼容现有的 CMOS 制造技术和工艺,但在其磁性材料蚀刻时,钴铁硼薄膜等磁性材料刻蚀时不易挥发,可能沉积在晶圆上,产生黏物,导致 STT-MRAM 短路。蚀刻后 STT-MRAM 两层绝缘的氧化镁可能会与空气中的水氧、二氧化碳反应,从而使 STT-MRAM 改性。

STT-MRAM 芯片设计同样是一道坎。STT-MRAM 芯片设计时需要在存储单元的热稳定性和翻转电流阈值两者之间进行权衡,让 STT-MRAM 存储单元的电流密度降低,并保持数据存储的热稳定性。

STT-MRAM芯片还需要平衡电流、MTJ以及误码率等三者的关系如下:

从结构上看,STT-MRAM 存储单元的核心是一个 MTJ,这个 MTJ 是由两层不同厚度的铁磁层及一层非磁性隔离层(几纳米厚)组成,通过自旋电流将信息写入。随着存储单元尺寸的减小,信息写入就需要更大的电流。更大的电流将增加功耗,反过来抑制信息写入的速度。

此外,就目前来说,STT-MRAM 良率不高,产能不大,这就导致单个 STT-MRAM 器件的价格非常昂贵,难以进入消费级应用市场。

能否成主流?

虽然 MRAM 存在诸多挑战,但是 MRAM 与其他类型存储器相比具有明显优势。下表列出几种不同类型的存储器优缺点比较:

存储类型优点缺点
闪存非挥发、可擦写读写速度太慢
动态存储(DRAM)高速读写、高密度功耗较高
静态存储(SRAM)高速读写、低功耗成本较高
只读存储器(ROM)非挥发不可擦写
随机读写存储器(RAM)可擦写易挥发
自旋式磁存储器(STT-MRAM)非挥发、读写快、低功耗、无限次擦写、成本低于 SRAM

中国科学院院士,南京大学物理系教授、博士生导师都有认为,自旋芯片兼具 SRAM 的高速度、DRAM 的高密度以及 Flash 的非易失性等优点。此外,其抗辐射性被军方所青睐,原则上可取代现今的各类存储器,成为未来的通用存储器。

鲁汶仪器一员工介绍说,目前,MRAM 主要在军工、大数据高性能存储等领域有一些应用,但是随着工艺成熟,成本降低,MRAM 有机会取代 DRAM。

实际上,在 DRAM、Flash 发展过程中,一直有人认为有其他存储芯片技术可以取代 DRAM、Flash,但都没有成功。赵巍胜认为,DRAM、 Flash 会随着新技术的引入不断发展。例如,DRAM 技术因为 EUV 光刻机的使用得以进步。目前,MRAM 拥有 ToT、车载、航空航天等特定应用场景,不过未来很有可能对新的消费级市场发起冲锋。


边缘计算中的应用(各存储器性能对比)

边缘计算在工业物联网、机器人、可穿戴设备、人工智能、汽车以及便携式设计等领域的应用正在不断增长。伴随着这些增长的是大家对高速、低延迟、非易失性、低功耗、低成本内存(用于程序存储和数据备份)的需求。虽然有许多可用方案,包括 SRAM、DRAM、闪存和电可擦可编程只读存储器(EEPROM),但这些技术都需要在一个或多个领域进行权衡,这对于边缘计算来说,他们似乎都不太适合。

这时,设计者可以转向磁阻随机存取存储器 (MRAM)。顾名思义,MRAM 将数据存储在磁存储单元中,提供真正的随机访问,并允许在内存中随机读写。此外,MRAM 结构和操作具有低延迟、低泄漏、高写入周期数和高保持率等特点,而这些恰恰都是边缘计算非常需要的。

本文将对常见内存:EEPROM、SRAM 、flash 以及 MRAM 的性能进行详细对比。此外,还向大家详细介绍 MRAM 在边缘计算应用中的优点。

内存技术比较

DRAM —— 边缘计算应用程序的设计者通常有几种内存技术可供其选择,不同的内存技术就会提供不同的性能和权衡。在软件执行期间,DRAM 通常为各种类型的处理器提供工作内存。它价格便宜,与 SRAM 相比速度较慢,耗能大,并且只在有电源供应时才保存数据。此外,DRAM 内存单元易受辐射损坏。

SRAM —— SRAM 比 DRAM 更快,也更贵。它经常被用作处理器的高速缓存,而 DRAM 提供主存。它也是最耗电的内存,像DRAM一样,它是一种易失性内存。SRAM 单元易受到辐射破坏,DRAM 和 SRAM 都提供了较高的耐久性。

EEPROM —— EEPROM 是一种使用外部电压来擦除数据的非易失性存储器。eeprom 速度很慢,寿命有限——通常可达 100万次 ,而且相对耗电较多。EEPROM 是目前在内存技术中使用最少的。

Flash 闪存 —— Flash 闪存是 EEPROM 的变体,具有更大的存储容量和更快的读写速度,但仍然相对较慢。Flash 很便宜,而且数据在断电的情况下可以保存长达 10年。然而,相对于其他内存类型,Flash 使用起来更加复杂。数据必须以块的形式读取,不能逐字节读取。同样,在被重写之前,单元格必须被擦除。擦除必须逐块执行,而不是逐个字节执行。

MRAM —— 就其本身而言,MRAM 是一个真正的随机访问存储器; 在内存中允许读写操作随机发生。MRAM 在待机状态下还具有零泄漏的特性,在 85°C 条件下承受 1016次 写循环和20年 以上的数据保留能力。它目前提供的密度从 4兆比特(Mbits) 到 16兆比特。

MRAM 类似于 flash 技术,具有 SRAM 兼容的读/写周期 (MRAM 有时也被称为持久 SRAM (P-SRAM))。因此,MRAM 特别适合于那些必须以最小延迟存储和检索数据的应用程序。它将这种低延迟、低功耗、无限持久性、可伸缩性和非易变性结合在一起。MRAM 对阿尔法粒子的固有免疫能力也让它能够经常暴露于辐射之下。



MRAM 是如何工作的

MRAM 中的数据是由磁存储元件存储。这些元素是由两块铁磁板组成的,两块铁磁板之间隔着一层薄薄的绝缘层,每一块铁磁板都能保持磁化。这种结构被称为磁隧道结 (MTJ) 。两块极板中的一块是在制造期间被设置为特定极性的永磁体;另一块板的磁化率可以随存储的数据进行改变。瑞萨电子最近增加了 MRAM 器件,该器件使用了一种基于垂直磁隧道结 (p-MTJ) 的专有自旋转移扭矩 MRAM (STT-MRAM)。p-MTJ 包括固定且不可改变的磁层、电介质阻挡层和可改变的铁磁存储层。

在编程操作中,根据 p-MTJ 元素的电流方向,存储层的磁场方向从平行状态(低电阻状态“0”)电切换到反平行状态(高电阻状态“1”),反之亦然。这两种不同的电阻状态用于数据存储和感测。

MRAM用例

数据记录、物联网节点、边缘计算设备中的机器学习/人工智能以及医院中的 RFID 标签都可以用到 MRAM。

数据记录器需要多兆位的非易失性存储器来容纳长期的数据积累。它们通常由电池供电,但也可以依靠收集能量来供电,因此需要低功率内存。在断电的情况下,记录的数据必须无限期地保留。MRAM 正是最理想的选择。

MRAM 持久性,结合极低的能耗模式,使物联网节点的代码和数据能够在极小的形状因素下从能源收割机或电池源操作(图3)。启动时间通常是物联网节点的一个重要考虑因素。MRAM利用原地算法(code-in-place)结构可减少所需的启动时间,由于对 DRAM 或 SRAM 的需求更少,所以减少了总体材料清单成本。



MRAM 提供的持久性为新一代物联网节点的机器学习提供了可能,在这种节点中,推理算法不必在设备唤醒后每次都重新加载。像分析传感器数据、做出决策这种本地处理可以在某些情况下,重新配置节点。这种局部智能需要持久的低功耗内存。这些设备可以实时实现局部粗略推理,并可以利用云进行增强分析。

MRAM 的高速度有利于在企业资源计划 (ERP) 系统、制造执行系统 (MES) 和监督控制和数据采集 (SCADA) 系统等边缘设备上实现机器学习。在这些系统中,数据被分析,中间模式被识别并与相邻领域共享。边缘架构要求的是处理速度和持久内存。

设计人员还可以将 MRAM 应用于医疗保健设备,其中射频识别 (RFID) 是最典型。它的低功耗,再加上它对辐射的免疫力,使它非常适合医疗环境。医院中使用 RFID 标签多种多样,包括库存管理、病人护理和安全、医疗设备标识以及消耗品的标识和监控。

高性能串行MRAM存储器

瑞萨的M30082040054X0IWAY适用于工业控制和自动化、医疗设备、可穿戴设备、网络系统、存储/RAID、汽车和机器人在内的边缘计算系统。它的密度从4兆到16兆不等。瑞萨的MRAM技术类似于闪存技术,具有与sram兼容的读/写周期。数据始终是非易失性的,具有1016个写入周期的持久性,并且在85°C时保持20年以上。

M30082040054X0IWAY具有串行外围接口(SPI),消除了对软件设备驱动程序的需求。SPI是一个同步串行接口,为数据和时钟使用单独的线,以帮助保持主机和从机在完美的同步。时钟可准确地告诉接收器何时对数据线上的位进行采样。



M30082040054X0IWAY提供了基于硬件和软件的数据保护方案。硬件保护是通过WP#引脚。软件保护是由状态寄存器中的配置位控制的。这两种方案都禁止写入寄存器和内存数组。

M30082040054X0IWAY支持片上执行(XIP),它允许完成一系列读和写指令,而不必为每条指令分别加载读或写命令。因此,XIP模式节省了命令开销,减少了随机读写访问时间。



(所谓片内执行不是说程序在存储器内执行,CPU的基本功能是取指、译码、运行。Nor Flash能在芯片内执行,指的是CPU能够直接从Nor flash中取指令,供后面的译码器和执行器来使用。)

M30082040054X0IWAY提供基于硬件和软件的数据保护方案。硬件保护是通过WP#引脚实现。软件保护是由状态寄存器中的配置位控制。这两种方案都禁止写入寄存器和内存数组。它有一个256字节的扩展存储阵列,独立于主存储器阵列。它是可编程的,并防止无意写入。



为了进一步满足低功耗应用,M30082040054X0IWAY有两种低功耗状态:深度断电和休眠。当设备处于这两种低功耗状态之一时,数据不会丢失。此外,设备保持其所有配置。

DFN (WSON)和8脚SOIC封装这些封装与类似的低功率挥发性和非挥发性产品兼容。它提供工业(-40°C至85°C)和工业plus(-40°C至105°C)的工作温度范围。

瑞萨高性能MRAM系列

与其他内存技术相比,MRAM可以显著降低总体能耗。但是,根据特定应用程序设计的使用模式,节省的能量可能有所不同。像其他非易失性存储器一样,写入所产生的电流要比读或待机产生的电流高得多。因此,在功耗要求高的应用程序中,写入时间需要最小化,特别是在需要频繁向内存写入的设计。与其他非易失性存储器(如EEPROM或flash)相比,MRAM更短的写入时间可以减少这种忧虑,并降低能耗。

通过使用MRAM,可以尽可能多地将内存放入待机状态,从而实现理论上的节能。与其他非易失性存储器相比,更快的写入速度使MRAM可以更频繁地进入待机状态。当使用电源门控时,通常需要一个较大的去耦电容器来支持电力需求。

瑞萨电子的新型MRAM器件系列,采用垂直磁隧道结STT(自旋转移矩效应)新专利技术,具有长期数据保留功能和快速串行接口。不仅如此,该系列产品还具有广泛的存储密度和耐高工作温度,因此适用于从需要快速备份数据检索的工厂自动化设备到需要长期数据存储的医疗数据单元的各种应用。


瑞萨MRAM应用领域

工业控制和监视:存储用途包括实时数据存储,快速备份数据检索和机器操作程序代码。

多功能打印机:控制代码和用户设置存储,用于维护计划的使用情况数据日志以及用于检索单个事务的缓存缓冲区

机器人:控制代码,配置文件和设置。通常非易失性存储器越大,机器人可以执行的指令越多

数据交换机和路由器:存储系统配置,用户设置和固件。安全性和身份验证设置也将被存储

助听器:将不同的用户操作设置存储在用户喜欢的各种活动和声音响应中。用户喜欢的设置,例如在不同使用和环境条件下的音量和音频频率,会被存储和激活。

数据驱动器:MRAM很快将广泛实现为固态存储(SSD)

结论

MRAM支持边缘计算设计器的内存需求包括:

1.设备必须存储和检索数据,而不会产生较大延迟;

2.待机时零泄漏,低功耗;在85°C条件下,能够承受1016次写入循环,数据保持能力大于20年。

3.随着AI、物联网等领域的兴起,使得大数据的应用越来越广泛,而这些新兴领域在不断推进着存储器追赶先进制程的脚步,读取速度快、存储密度高、寿命长、电压低、尺寸更小成为存储技术急需突破创新的难题。使用传统内存技术(如DRAM、SRAM、flash和EEPROM)设计边缘计算设备需要各种权衡,这些权衡可能会限制性能。对于边缘计算, MRAM可提供真正的随机访问,允许读写在内存中随机发生。

非易失MRAM在SCM中的应用--华为加快布局闪存步伐

华为已经向存储级内存方向迈进了一大步,而且华为相信由技术推动的基础架构发展不仅是可能的,而且也是不可避免的。华为表示,相信三种存储元件的速度正在共同创造一个有效的、存储级别的内存驱动存储架构。第一个闪存阵列时代,即Flash 1.0时代,是慢的磁盘驱动器介质速度和快的SAS介质、光纤通道存储网络协议之间的不平衡造成的结果。



我们现在正进入Flash 2.0时代,闪存介质速度与光纤介质上的NVMe、NVMe以及存储网络协议速度方面存在着不平衡。这将导致SCM(存储级内存/Storage Class Memory)1.0时代的到来,在SCM介质、NVMe和NVMeoF的速度之间取得平衡。华为致力于为这个时代构建新一代全闪存系统。





该存储系统还配备了QLC(4 bits/cell闪存)以及新的、由访问延迟定义的存储等级体系:



这个等级体系从CPU到RAM,然后是SCM、3D TLC (3 bits/cell) NAND来取代15/10K 磁盘驱动器,3D QLC闪存取代7.2K磁盘, 然后再到磁带。

RAM和SCM位于内存层,SCM是第一级主存储。TLC闪存是主要的永久性存储层,QLC满足一些主存储需求,但主要用于备份和二级存储。

SCM介质可能来自Intel/Micron的3D XPoint、三星的Z-NAND和EverSpin的Spin-Torque MRAM,并可能于2018年出现在系统中,用于元数据和读取缓存,并在2019年用于写入缓存和主存储。

QLC闪存将在2019年出现在主存储中,2020年出现在备份中。SCM和QLC使用进展是以产量增加和价格下降为前提条件的。

华为存储芯片及硬件

华为正在开发的芯片级硬件会用于SSD控制、存储处理和多协议组网。目的是通过硬件加速协同来改善和优化存储系统性能。



华为的存储芯片开发布局

通常的硬件加速将加速RAID、Erasure Coding、重复数据删除和数据完整性字段(DIF)的工作负载。华为的多协议组网芯片将通过100GbitE链路支持Fabric、RoCE、光纤通道、FCoE和TCP卸载(TOE)的NVMe。

SSD控制器将覆盖SAS和NVMe,支持TLC和QLC闪存,并提供5个9级别的服务质量等级。

Fusion Server、CloudEngine CE8800、OceanStor Dorado全闪存阵列及NVMe SSDs等华为产品都将使用这些芯片。

华为软件存储架构

华为已经创建了自己的DFV(数据功能虚拟化/Data Function Virtualisation)存储软件架构。该DFV架构将成为下一代存储的基础架构,并将部署在公共云和私有云中。DFV架构将于2018年部署在华为公有云中,开始提供对象服务,而后其他服务将跟进。

该DFV架构的特点:

  1. 数据功能虚拟化(Data Function Virtualization)

  2. 块、对象、文件

  3. 数据库

  4. 大数据

  5. 弹性

  6. 单个资源池中具备数千个节点

  7. 线性扩展(容量/性能)

  8. EB级别的容量,一台设备中具有100亿个对象

  9. 跨区域复制,跨越AZ EC

  10. 软件定义存储(Software Defined Storage)

  11. 第三方硬件支持

  12. 第三方虚拟机/容器支持

  13. 统一的混合云架构

  14. 可以部署在公共云和私有云中

  15. 使用本机复制协议从/向公有云传输数据

  16. 统一的用户体验

它所运行的硬件层包括带有SCM介质的NVMe over Fabrics-0accessed JBOFs,华为Barreleye存储系统、ARM支持的系统和COTS(商用现成品或技术)系统。


小结

在存储厂商如何使用来自各大厂商的SCM、NVMe驱动器和光纤以及 QLC的蓝图中,华为看起来很不错,其使用专有的内部芯片提供SSD控制、存储处理和存储组网协议的做法是非常独特的。在存储业界,Pure Storage具有类似的存储系统硬件专业水平,但是华为拥有更深一层的芯片级专业知识和能力。Dell EMC坚定地将重点放在了利用COTS硬件上,可是程度较低,而HPE则采用了Synergy和内存驱动的计算方案。如果华为能通过其DFV存储软件结合SCM/NVMe/NVMeoF/QLC存储系统硬件,那将展示出更有优势的性价比,其他的厂商也会对其更加关注。NetApp已经开始研究如何使用其Plexistor技术来实现NVMeoF和SCM。Pure Storage也有其通向NVME驱动器和网络环境的路径。华为的想法是避免纯软件定义存储(SDS),而是让存储软件更好地运行在存储硬件上,硬件和软件的设计和开发是为了优化系统级的性价比,使其超越SDS+COTS硬件系统可以提供的性价比。华为可以绘制出一个一致的、统一的硬件和软件方案,使现有客户放心,并吸引更多潜在客户关注。


MRAM的明显优势

对于存储器而言,重要的技术指标无非就是速度、是否为非易失性、功耗、成本、体积、寿命等。已经有很多种类的产品做出了各种各样的努力,但是始终只能偏重某一方面,而不是面面俱到。也许大家最为看重的是MRAM的非易失性,这的确是很诱人的,毕竟它让使用MRAM内存的电脑可以像电视或者收音机那样能够马上启动。除了MRAM,目前也有不少非易失性存储器,其中包括大家最为熟悉的磁盘〔硬盘、软盘)、Flash Memory(闪存)和EPROM。

作为内存储器,磁盘是绝对不行的,因为速度实在太慢了,尽管它的容量很大。至于FLASH Memory中极为流行的Compact Flash.Secure Disk和Memory Stick则在寿命上完全不能符合内存储器的要求。一般Flash Memory在经过大约10000次读写周期以后就会报废,而内存储器的读写是相当频繁而且无序的。要是强行将Flash Memory作为内存储器使用,那么也许满负荷工作200个小时就报废了。当然闪存用于数码相机、MP3播放机等信息家电产品还是很合适的。最后就是EPROM,也就是大家主板上BIOS块。它具有较快的速度,但是体积和成本都是令人无法想象的,而且寿命也一般,更是不能用作内存储器。


MRAM工作的基本原理与硬盘驱动器类似,与在硬盘上存储数据一样,数据以磁性的方章为依据,存储为0或1。它存储的数据具有永久性,直到被外界的磁场影响,才会改变这个磁性数据。因为运用磁性存储数据,所以MRAM在容童成本上有了很大的降低。

MRAM芯片与闪存都属于小规格芯片,所占空间极小,存储密度随着集成技术工艺的发展而增加。集成技术工艺已从亚微米工艺进入到纳米工艺,因此MRAM存储器的体积也越来越小,存储密度必随之增加。MRAM单元的功耗很低,存储单元的工作电压只有闪存EEPROM的十分之一左右,而且断电后保存数据不需耗电。

与面前流行的DDR或是DDR2相比,MRAM的优势依然明显。撇开令人垂涎欲滴的非易失性不谈,仅在速度、功耗和体积上,MRAM也有较大的优势。

一种新型自旋转移转矩磁阻存储器(STT-MRAM) IP为高性能嵌入式应用提供了一个有吸引力的选择。

介绍

如今,社会上广泛的应用程序都迫切需要嵌入式非易失性内存IP。



然而,嵌入式非易失性闪存IP的未来扩展在更高级的节点上是无效的。一些替代的存储器技术已经被作为“闪存的替代品”来追求,例如相变存储器(PCM)材料,电阻变化存储器(RRAM),自旋转移转矩磁阻存储器(STT-MRAM)。这些技术提供了密集的位单元(“1T1R”),并通过改变单元的静态电阻来操作,这种电阻是通过材料的“Write1”和“Write0”脉冲电流和大小引起。当单元被访问时,读操作感知电阻大小,大大降低单元电流。理想情况下,两个电阻之间的比率非常高,以加速读取操作。

作为嵌入式闪存的替代品,这些技术的评估标准如下:

  1. 波动率量度,即操作温度范围、数据保留(非常依赖于温度)

  2. Bit密度

  3. Bit单元电阻比

  4. 读写时间

  5. 数组写粒度

  6. 低功率

  7. 持久性(反映为超过误码率阈值之前的R/W周期数)

  8. 额外的制造复杂性(例如成本)

STT-MRAM是目前采用速度最快的嵌入式内存技术。位元的“磁隧道结”(MTJ)的截面如图所示。电池由两层铁磁层组成,被一层薄薄的隧道氧化物隔开。“自由层”的磁极化随写入电流的方向和大小而改变。无论自由层的极化与参考层是“平行”还是“反平行”,通过这些层的电阻有很大的不同。



MTJ截面

用于STT-MRAM的磁隧道层和电子隧道层很容易制作和蚀刻。MTJ满足典型的嵌入式flash需求,如第一个图所示,它具有高粒度寻址能力的巨大优势。

对于上面列出的高要求性能和持久性的嵌入式内存应用程序集,STT-MRAM技术特性将需要持续的研发投资。

技术发展前景分析

MTJ的数据存储依赖于由MgO和CoFeB层之间的界面各向异性产生的垂直磁各向异性(PMA)。电流可以将自由层的CoFeB磁性状态切换为与参考层平行(P)或反平行(AP)。如果是平行,则MTJ电阻较低,如果是反平行的,则电阻较高。施加写入电流,从一个方向流过MTJ使其从平行转变成反平行,而施加反向电流就又可以使其从反平行变成平行。


图1,STT-MRAM的基本原理和结构示意图。

今年 IEDM的第2场分会(存储器技术–STT-MRAM)上会有一系列产业界的论文演讲。


Everspin

首先是Everspin,这是为数不多的MRAM产品供应商之一。Sanjeev Aggarwal等人作题为“Demonstration of a Reliable 1 Gb Standalone Spin-Transfer Torque MRAM For Industrial Applications”的报告。

“我们展示了我们的1Gb独立STT-MRAM产品在-40 ℃至110 ℃的温度范围内的可靠运行。良好的4 sigma读写分布,使其可在85℃的情况下实现2E11个周期的耐久性和10年的数据保存寿命。”1 Gb芯片采用28nm技术制造,很可能在GLOBALFOUNDRIES的新加坡工厂生产。



图2,Everspin 256Mb和1Gb STT-MRAM结构示意图,中间TEM为256-Mb

今年8月的Flash Memory Summit上Everspin详细介绍了该器件[1],与256 Mb版本相比,似乎在结构上有所变化。新版本中,MTJ与write-1和write-2线共轴,而不是在早期版本中有所偏移。图中TJ层是隧道结层,通常称为磁隧道结(MTJ)。

此外,规格已从1.5V DDR3 VDD / VDDQ,JEDEC DDR3 ball configuration发展到1.2V DDR4 VDD / VDDQ,DDR4 ball configuration。上方示意图中,我很想知道沟槽(Trench)中的材料---某种额外的金属层?


Samsung

紧接着是一系嵌入式MRAM的演讲,首先是三星,演讲者Kilho Lee,论文号2.2,题为“High Density Embedded STT-MRAM in 28nm FDSOI Technology”。 “成功展示了基于28nm FDSOI技术的高密度1Gb嵌入式STT-MRAM。该芯片基于高可靠性及可制造的eMRAM技术,在提供令人满意的读写性能和10年数据保存时间的情况下,达到了90%以上的高良率。与此同时,高达1E10个读写循环耐久性扩展了eMRAM的应用。” 早在IEDM 2016上,他们就提交了题为“Highly Functional and Reliable 8Mb STT-MRAM Embedded in 28nm Logic”的论文[2],该8Mb STT-MRAM基于其28nm LPP逻辑技术平台。由于MTJ堆叠集成到后段金属层中,因此前段可以是体硅或FD-SOI。以下我在这里为即将到来的演讲提供一些线索和想法。

三星在2016年论文中的MRAM堆叠中使用了具有单个MgO和CoFeB(CFB)层的MTJ。MTJ的直径为38 – 45 nm,底部电极接触(BEC)为钨(从图像上也可以看到顶部接触)。


图3三星STT-MRAM的图和TEM截面图[2]

去年三月,三星宣布了基于其28FDS工艺的eMRAM规模量产,并称其写入速度比eflash快1000倍左右。因为MRAM不需要往介电层中推入电荷,所以操作电压更低,此外该e'MRAM仅需要三张光罩。



图4 三星介绍1T-1MTJ STT-MRAM的视频截图

在新闻稿中,他们没有讨论要出货的产品,但确实声明将要出货1Gb测试芯片,此演讲大概会提供更详细的信息。


Global Foundries

Global Foundries一直在其22FDX工艺中推进MRAM,其论文号为2.3,Vinayak Bharat Naik等人作题为“Manufacturable 22nm FD-SOI Embedded MRAM Technology for Industrial grade MCU and IOT Applications”的报告。“我们展示了一款基于22nm FD-SOI的嵌入式MRAM,其在-40〜125°C的封装环节仍能实现功能和具有良好可靠性。该产品通过了LTOL,HTOL,1M耐久性和5次焊锡回流等可靠性测试。此外,我们验证了其具有超过500 Oe(编者注:Oe为高斯单位制磁场强度单位,1 Oe约为79.6 A/m)的抗磁场能力。” 他们去年的IEDM论文题目类似:“22 nm FD-SOI Embedded MRAM Technology for Low Power Automotive-Grade-1 MCU Applications”。该芯片通过了类似的测试,包括1M的耐久性和5次焊锡回流,对于Auto-G1等级,其温度范围推升至-40〜150°C。去年没有给出MTJ堆叠的详细信息,也许今年!

Intel

下一讲论文号为2.4,题为“2 MB Array-Level Demonstration of STT-MRAM Process and Performance Towards L4 Cache Applications”,作者是Juan G. Alzate等人。虽然先前英特尔已经宣布将MRAM集成到他们的22FFL工艺平台中[3],但此文中提到的MRAM是否基于22FFL工艺平台尚不清楚。鉴于文中MTJ尺寸已从〜80 nm减小到〜55 nm(〜70%),因此很容易推测该MRAM将用于1271 14 nm SoC工艺平台上。下图展示了微缩和改进的MTJ堆叠。



图5 Intel MTJ器件的TEM图像和微缩比例

在去年的IEDM[3]中,22FFL MTJ堆叠的示意图如下(图6):

图6 22FFL MTJ堆叠的示意图 英特尔在两层MgO之间放置了CoFeB自由层,从而增强了各向异性,进而提高了数据保留能力。

合成反铁磁层(SAF)提高了热稳定性并稳定了参考层的磁化强度[4]。 微缩MTJ尺寸可以减小写入电流,这听起来像是一个好主意,但这还与写入时间有关。在耐久性和写入错误率(WER)的约束下,需要同时权衡在较短的脉冲/较高的电流和较长的脉冲/较低的脉冲以及隧道氧化物的老化程度。 在研究中,英特尔工程师发现在写入时间为10 ns会电压“膨胀”现象(下图中的红色圆形虚线区域),这超出了L4缓存的WER规格限制。不过通过调整MTJ堆叠可以解决这个问题。



图7微缩后的英特尔MTJ的WER曲线。 本文中的MRAM的目标是用作L4缓存,如果我没记错的话,它过去是由Intel的e-DRAM提供的。鉴于实际上该MRAM是在单独的芯片上,因此将其放在Foveros堆叠的基底芯片中也有一定可行性,如下图:



图8 CES 2019 Intel 视频截图

无论如何,英特尔都展示了2MB的可微缩MTJ器件阵列,“在所有正常运行温度下均符合L4缓存的技术规格。该MRAM在实现ECC校验的情况下拥有20 ns的写入时间,4 ns的读取时间,10E12次循环的耐久性以及在110℃的温度下能保持数据1秒。”


原理介绍

工作原理分析

目前主流的MRAM利用巨磁阻效应( GMR)和磁性隧道结(MTJ))的隧穿电阻效应来进行存储。以MTJ为例,其元胞结构包括自由层、隧道层和固定层3个层面(如图1所示)。自由层的磁场极化方向是可以改变的,而固定层的磁场方向是固定不变的,在电场作用下电子会隧穿绝缘层势垒而垂直穿过器件,电流可隧穿的程度及MTJ的电阻均由2个磁性层的相对磁化方向来确定3'。当自由层的磁场方向与固定层的磁场方向相同时,存储单元呈现低阻态“0”;当两者磁场方向相反时,存储单元呈现高阻态“1”。MRAM器件通过检测存储单元电阻的高低来判断所存储的数据是“0”还是“1”。




图1MTJ结构示意图

典型的存储单元电路结构如图2所示,一般是由1个NMOS管与MTJ单元集成在一起。NMOS管的栅极连接到存储阵列的字线( word line,WL)﹐源(漏)极通过源极线( source line, SL)与MTJ的固定层相连;而连接到MTJ自由层上的连线为存储阵列的位线( bit line, BL)。在位线和源极线之间施加不同的电压,产生流过磁隧道结的写入电流(Iwrite)﹐Iwrite可改变磁隧道结自由层的磁化方向,使隧穿电阻变化,完成“0”和“1”的存储。MRAM电路的读取机制是电流从位线流入,并通过MTJ和 MOS管输出,电压的大小同样依赖于MTJ电阻的高低,相同读取电流下所产生的输出电压不同。根据输出电压就可以判断存储单元所储存的数据是“0”还是“1”。




图2 MRAM工作原理示意图

1个MTJ和1个MOSFET(即1T1M)结构构成MRAM基本的存储单元,众多存储单元又组成存储阵列,一般的MRAM电路除存储阵列之外还有相应的外围电路。如图3所示的存储器外围电路主要包括灵敏放大器、译码电路、读/写控制电路等。与SRAM等存储器类似,灵敏放大器主要用来对位线信号进行放大。可见除了存储阵列之外,外围电路均可采用与传统工艺兼容的CMOS电路进行设计制造。




图3典型存储单元结构示意图

Everspin Technologies,Inc是设计制造MRAMSTT-MRAM的翘楚,其市场和应用领域涉及数据持久性和完整性以及低延迟和安全性至关重要。Everspin MRAM被广泛应用在数据中心,云存储和能源,工业和汽车及运输市场等领域。Everspin总代理英尚微电子支持提供驱动和例程以及产品应用解决方案等。


新一代存储器

目前有数家芯片制造商,正致力于开发名为STT-MRAM的新一代存储器技术,然而这项技术仍存在其制造和测试等面向存在着诸多挑战。STT-MRAM(又称自旋转移转矩MRAM技术)具有在单一元件中,结合数种常规存储器的特性而获得市场重视。在多年来的发展中发现,STT-MRAM具备了SRAM的速度与快闪存储器的稳定性与耐久性。STT-MRAM是透过电子自旋的磁性特性,在芯片中提供非挥发性储存的功能。


STT-MRAM受市场关注

尽管,STT-MRAM这项技术看起来虽然有其优势,却也高度复杂,这就是为什么它的发展历程比预期的时间还更长。包括三星、台积电、英特尔、 GlobalFoundries 等,都正在持续开发STT-MRAM技术。尽管如此,芯片制造商在其晶圆设备上面临到一些挑战,例如必须改进现有的生产设备,并将其升级到支援28nm或22nm甚至更新的纳米制程。

此外,在生产过程中,测试也将发挥关键的作用。STT-MRAM需要新的测试设备,用于测试其磁场状况。除此之外,还包括在生产流程中的不同位置,例如晶圆厂中的生产阶段、测试平台、或者后测试等,都需要更为严格的检测流程。

即便如此,挑战仍然存在。当MRAM芯片在强磁场中运作时,MRAM测试就会产生新的状况。在非磁性的储存设备中,不必担心这一点。然而对于MRAM来说,环境中的磁场就成了一个新的考量因素。通常,在操作期间需要利用强磁场来干扰STT-MRAM,这是需要经过验证并加以解决的问题。产业界目前正密切关注STT-MRAM,因为该储存技术已经开始被嵌入式领域的客户用于产品设计阶段的导入。

STT-MRAM不止能够高速运行,其特色在于即使电源关闭了也能保留数据,并且功耗也非常低。由于这些特性,使得STT-MRAM十分适合应用于嵌入式存储器市场,而包括PC、行动设备等储存装置,也都十分关注STT-MRAM的发展脚步。


更高密度与更低功耗

STT-MRAM与常规元件(Toggle MRAM)相比,STT-MRAM可实现更高的密度、更少的功耗,和更低的成本。一般来说,STT-MRAM优于Toggle MRAM的主要特点,在于能够扩展STT-MRAM芯片,以更低的成本来实现更高的密度。正因为STT-MRAM是一种高性能的存储器,足以挑战现有的DRAM和SRAM等,因此非常有可能成为未来重要的存储器技术。预计STT-MRAM可以扩展至10nm以下制程,并挑战快闪存储器的更低成本。



图二 : STT-MRAM架构说明

STT代表的是自旋转移力矩式结构。在STT-MRAM元件中,使用自旋极化电流来翻转电子的自旋结构。这种效应可在磁性穿遂接面(MTJ)或自旋阀中来实现,STT-MRAM元件使用的是STT-MTJ,透过使电流通过薄磁层产生自旋极化电流。然后将该电流导入较薄的磁层,经由该磁层将角动量传递给薄磁层,进而改变其旋转。

一般常规STT-MRAM结构使用平面MTJ(或称为iMTJ)。有些STT-MRAM元件则使用称为垂直MTJ(pMTJ)的最佳化结构,这种结构中磁矩垂直于矽基板的表面。与iMTJ STT-MRAM相较之下,垂直STT-MRAM不仅更具可扩展性,并且也更具有成本竞争力。因此,pMTJ结构的STT-MRAM将是未来替代DRAM和其他储存技术的更佳方案。


瞄准嵌入式存储器市场

MRAM具有旋转的特性,电子的旋转透过施加的电流来改变其方向,其方向变化的时间具有量子特性,这取决于旋转的角度而定。STT-MRAM也容易出现变化,这可能会导致一些可靠性问题。STT-MRAM面临的最大挑战是所谓的读取干扰。另一个问题在于制程。今天业界正在开发28nm或22nm的MRAM。STT-MRAM技术可以从2xnm节点扩展到1xnm节点,这点是毫无疑问的。然而是否可以持续扩展到7nm或者5nm,则还有待观察。

尽管如此,STT-MRAM的发展脚步毫无减缓的迹象,并瞄准两大应用领域,分别是嵌入式存储器和独立存储器。目前有些厂商专注于发展嵌入式MRAM。举个例子来说明其重要性,通常微控制器(MCU)会在同一芯片上整合多种元件,例如运算单元、SRAM和嵌入式快闪存储器。而这种嵌入式快闪存储器具备NOR的非挥发特性,这种NOR快闪存储器通常都用来作为程式代码的储存用途。

目前业界已推出采用嵌入式NOR快闪存储器的28纳米MCU产品,至于研发阶段的已有厂商开始采用16nm或14nm的芯片。然而有些专家认为要在28nm以下制程范围来扩展嵌入式NOR快闪存储器有其困难,许多人认为28nm或22nm将成为这种快闪存储器的极限,原因在于过高的成本将限制其市场接受度。

而这就是嵌入式STT-MRAM适用的地方。它适用于取代28nm或22nm甚至以上的嵌入式NOR快闪存储器。除了这个优点之外,STT-MRAM还可以替代或增强MCU、微处理器或SoC系统中的SRAM。


新一波的储存浪潮来袭

专家预言,MRAM将带来下一波的储存浪潮。MRAM的特性,包括低功耗以及持久性等,使其在许多应用上拥有极高灵活性。

根据调查指出,包括车用市场以及物联网等市场,都是MRAM成长动能最高的领域。许多专家都预言,MRAM将带来下一波的储存浪潮。MRAM的特性,包括低功耗以及持久性等,都是使得MRAM在许多应用上拥有极高灵活性的主要原因。举个例子来看,MRAM可用于极低功耗的设计,例如穿戴式设备上,或者RFID的应用(如智慧标签或追踪器等),另外包括边际运算和云端应用等,也都能够满足其性能上的需求。另一个例子则是资料中心,因为耗电量是在资料中心整体运营成本中,占有最高的比重。

目前MRAM有三个主要的应用市场,一个是用来作为嵌入式存储器,MRAM的特性非常适合用来作为嵌入式存储器,特别是在嵌入或整合在MCU中。此外,高密度的MRAM则适用于来作为系统暂存存储器、加速NAND快闪存储器,或者作为SRAM应用的替代品。在未来,MRAM甚至很可能用来取代DRAM。MRAM很适合用来作为企业客户的关键型任务应用程序,其中可针对包括功率损耗和档案遗失等问题加以解决,因为这些问题一旦发生都可能严重影响客户端的使用状况。

而MRAM和其他的下一代存储器,也都被视为是最适合用于机器学习的储存技术。在今天,机器学习系统多半使用的是传统的存储器,这对于功率的消耗非常严重。根据研究指出,机器学习过程,很大一部分的功率是消耗在简单的数据移动过程中,而不是实际的运算功能。针对机器学习的过程,任何性能的提升,都有助于改善机器学习的能力。因此,与现有的DRAM产品相较之下,任何功耗的降低,和技术的持久稳定性,都将有助于提升机器学习的整体效能。

技术发展

提高写入速度的新方法--IMEC

Imec提出了一种用于电压控制磁各向异性(VCMA)磁随机存储器(MRAM)的确定性写入方案,从而避免了在写入之前预先读取设备的需求。

这显着改善了存储器的写入占空比,从而实现了纳秒级的写入速度。作为第二个改进,Imec展示了一种针对无外部场的VCMA切换操作的可制造解决方案。

两项创新都解决了VCMA MRAM的基本写操作挑战,增加了未来高性能低功耗存储器应用的可行性。

最新引入的电压控制MRAM操作,以降低自旋转矩MRAM(STT-MRAM)器件的功耗,这是一类非易失性,高密度,高速存储器。

借助于电流(垂直注入到磁性隧道结中)来执行STT-MRAM存储单元的写入操作时,VCMA MRAM的写入操作使用电场,这能大大降低了能耗。

从平行切换到反平行状态需要两个基本组件:一个电场(穿过隧道势垒)以消除能量势垒,另外一个则是外部平面内磁场实际的VCMA切换。

Imec现在已经解决了两个基本的操作难题,到目前为止,这两个难题分别限制了VCMA MRAM的写入速度和可制造性。

慢速写入操作与VCMA MRAM器件的单极性性质有关:从并行状态转换为反并行(P-AP)状态与从反并行状态转换为并行(AP)状态需要相同极性的写入脉冲-P)状态。

因此,在写入之前需要对存储单元进行“预读取”以了解其状态,这会大大减慢写入操作的速度。 Imec引入了一种独特的确定性VCMA写入概念,该概念避免了预读的需要:通过在能垒中产生偏移,为A-AP和AP-P转换引入了不同的阈值电压。该偏移量是通过在VCMA堆栈设计中实现小的(例如5mT)偏移磁场(Bz,eff)来实现的。

作为第二个改进,imec在磁性隧道结的顶部嵌入了一个磁性硬掩模。这消除了VCMA切换期间对外部磁场的需求,从而改善了设备的可制造性,而不会降低其性能。

这些设备均使用了imec300毫米设备制造的,证明了它们与CMOS技术的兼容性。

演示了可靠的1.1GHz(或纳秒级速度)无外部磁场的VCMA开关,其写入能量仅为20fJ。实现了246%的高隧道磁阻和超高耐久性。


Imec项目总监Gouri Sankar Kar:“这些改进使VCMA MRAM的性能超越了STT-MRAM的操作,使这些器件成为高性能,低功耗和高密度存储器应用的理想之选。从而满足高级计算需求或模拟计算,内存中的应用程序。”


高性能嵌入式MRAM

STT-MRAM高性能和耐久性

在最近的VLSI 2020研讨会上,来自GLOBALFOUNDRIES的一个团队介绍了一种全新高性能STT-MRAM产品。他们开发了一种新的MTJ材料层堆栈,以优化读访问时间并同时显著地延长持久周期的次数。


下表给出了这个新的STT-MRAM IP的总体规范:



(高性能应用程序的持久性目标是使用10nsec写入脉冲的比特错误率(BER)限制1E-06 (1 ppm)来定义的。)


与类似eflash的替换设计相比,这种高性能电池的保留性能在125摄氏度时降低到了10秒。(在125C时保持10秒相当于在85C时保持1周。)这将需要一个低开销的刷新周期。

GLOBALFOUNDRIES团队在阵列实现中添加了几个奇特的工程优化:

  • MTJ阵列采用自适应工作电压

  • 读出放大器Trim处于最佳性能

例如,Write1和Write0电流方向的电压偏置适于响应内部温度传感器。所需的Vop在较低的温度下更高,例如,与25℃相比,在-40℃时为+10%(在125C时为-16%)。这是由于在低温下更高的“胁迫”磁场(coercive magnetic field),必须被克服来改变极化。


下面的图表强调了GLOBALFOUNDRIES在研讨会上提供的技术认证数据。


第一个图显示了具有不同写入脉冲宽度的两个不同MTJ材料堆的中BER,作为Vop的函数。堆栈“C”被优化为单写脉冲10nsec。(注意,较长的电流脉冲和/或多个脉冲,可能包括一个中间的读-验证操作,提高了误码率。)


下面的图说明了在125C下的堆栈“C”的读存取周期的误码率,并带有检测放大器的修整。


STT-MRAM可靠性评估

进行可靠性评估,以确保没有相邻位元“干扰”失败。

STT-MRAM阵列的耐久性规范要求开发一个MTJ寿命模型,使用加速电压和温度条件下的BER数据。(使用足够的阵列数据所需的时间太长,因此必须采用其他破坏机制模型常用的加速应力技术。)GLOBALFOUNDRIES团队指出,对于传统器件栅氧化物的随时间变化的介电击穿(TDDB)有大量的模型参考,但迄今为止,对MTJ寿命击穿机制的模型还很少。

耐久性数据(1ppm BER)的结果为如下所示的可靠性模型:


该图说明了模型外推到>1E12在-40C的耐久周期,使用10nsec的最积极的写入周期脉冲。对于高于-40摄氏度的温度(较低的Vop)和较大的写入脉冲宽度,这种优化的MTJ堆栈的持久周期数将会大得多。

通过大量的研发工程,GLOBALFOUNDRIES团队展示了一种新型MTJ材料堆栈,提供了STT-MRAM阵列的“高性能”变体。虽然该技术的初始IP提供了一个有吸引力的替代非易失性eFlash,这一新技术推动STT-MRAM进入一个极具竞争力的位置。


延伸阅读——STT-MRAM存在的两个弊端

随着自旋转移矩效应的发现以及材料和结构的优化,基于自旋转移矩效应的STT-MRAM器件应运而生。自从自旋转移矩效应被证实以来,一方面研究人员通过大量的努力尝试降低磁化反转的临界电流,增加热稳定性.

早期的磁隧道结采用面内磁各向异性(In-Plane Magnetic Anisotropy)。它存在如下两个弊端:

1)随着工艺减小,热稳定性恶化。采用面内磁各向异性磁隧道结的存储寿命取决于热稳定性势垒和磁各向异性场,面内磁各向异性的来源是薄膜平面较大的长宽比。

随着工艺尺寸的微缩(<50nm),这种薄膜的边际效应加剧,会产生显著的磁涡旋态,难以保持较高的热稳定性势垒,甚至稳定的磁化也无法存在,这将限制MRAM的存储密度;

其次面内磁各向异性的磁隧道结降低了自旋转移矩的翻转效率

因此,对于相同的热稳定性势垒,垂直磁各向异性能够使磁隧道结的临界翻转电流比面内磁各向异性的更低,相应地,自旋转移矩的翻转效率更高。鉴于上述优势,研究人员也一直致力于采用垂直磁各向异性的磁隧道结结构建高密度、低功耗的pSTT-MRAM。


图1(a)垂直磁各向异性的磁隧道结;(b)沿面内和垂直方向的磁化曲线,证明易磁化轴沿垂直方向。


晶圆级亚百纳米STT-MRAM器件

中科院微电子所集成电路先导工艺研发中心罗军研究员课题组在STT-MRAM器件与集成技术研究领域取得了阶段性进展。


图片来源:中科院微电子研究所

中科院微电子研究所官方消息显示,该课题组联合北京航空航天大学赵巍胜教授团队以及江苏鲁汶仪器有限公司,基于8英寸CMOS先导工艺研发线,自主研发原子层级磁性薄膜沉积、深紫外曝光、原子层级隧道结刻蚀以及金属互连等关键工艺模块,在国内首次实现了晶圆级亚百纳米STT-MRAM存储器件制备,为新型定制化STT-MRAM非挥发存储器的研制奠定了基础。

据悉,针对STT-MRAM集成工艺中磁性薄膜沉积和刻蚀技术两大关键工艺模块,罗军课题组研发了原子层级磁性薄膜沉积工艺并创新性地提出基于SiNx的类侧墙转移隧道结刻蚀方法,有效抑制了刻蚀过程中反溅金属沉积导致的MgO侧壁短路问题。

此外,课题组采用Ta/Ru/Ta的复合硬掩模结构,不仅有效改善了隧道结的刻蚀陡直度,还结合Trimming工艺将隧道结尺寸减小至100nm以下,一定程度上解决了漏磁场干扰问题。

据了解,目前课题组已全线打通8英寸晶圆级STT-MRAM集成工艺,实现了晶圆级STT-MRAM的存储器件制备。


内存升级GF 12nm 工艺

GlobalFoundries、Everspin联合宣布,双方已经达成新的合作,将利用GF 12LP(12nm FinFET)工艺来制造新一代STT-MRAM(自旋转移矩磁阻内存),包括独立的MRAM芯片和嵌入式的eMRAM。

MRAM是一种非易失性存储,其前景被广泛看好,Intel、IBM、TDK、三星、希捷等行业巨头多年来一直都在研究,读写速度可以媲美SRAM、DRAM等传统内存,但同时又是非易失性的,也就是可以断电保存数据,综合了传统内存、闪存的优点。

STT-MRAM则进一步通过自旋电流实现数据写入,具备结构简单、成本低、损耗小、速度快等一系列优点,只是容量密度提升困难,所以想取代内存、闪存暂时不现实,但非常适合用在各种嵌入式领域。


GF、Everspin的良好合作由来已久,2012年的第一代STT-MRAM就是用GF 40nm制造的,单颗容量32MB,2019年的第二代则升级为GF 28nm,单颗容量翻了两番达到128MB。

就在日前,GF 22FDX工艺成功试产了eMRAM,-40℃到125℃环境下可工作10万个周期,数据保持可长达10年。

进一步升级到12nm,自然有利于进一步提升MRAM的容量密度,并继续降低成本,尤其是随着MRAM芯片容量的提高,迫切需要更先进的工艺。

GF 12nm工艺包括12LP、12LP+两个版本,虽然算不上多先进但也有广阔的用武之地,尤其适合控制器、微控制器等,比如群联电子、Sage的不少企业级SSD主控都计划加入eMRAM,从而提升性能、降低延迟、提高QoS。

虽然大家可能觉得没见过MRAM,不过Everspin宣称已经向100多家客户出货了1.25亿颗MRAM芯片,还援引报告称到2029年独立MRAM芯片销售额可达40亿美元。


关键技术

关键工艺步骤

非易失性MRAM芯片组件通常在半导体晶圆厂的后端工艺生产,下面英尚微电子介绍关于MRAM关键工艺步骤包括哪几个方面.

(1)底部电极的形成(参考图1):经由传统图案化与镶嵌工艺形成的底部电极层需要抛光至平坦,并为MTJ堆栈沉积提供超光滑的表面。在这个步骤中,测量和控制底部电极的平滑度对组件性能至关重要,必须控制和监控金属电极的最终高度,同时也必须毫无缺陷。



图1:MRAM底部电极(BE)形成。

(2) MTJ堆栈沉积(参考图2):MRAM是使用单个一体化的机台进行物理气相沉积(PVD),可以精确地沉积20至30个不同的金属和绝缘层,每个金属层和绝缘层的厚度通常在0.2至5.0nm之间。必须精确测量和控制每一层的厚度、均匀性、粗糙度和化学计量。氧化镁(MgO)膜是MTJ的核心,它是在自由层(free layer)和参考层(reference layer)之间形成障壁(barrier)的关键层,需要以0.01nm的精度进行沉积,以重复实现目标电阻面积乘积(RA)和隧道磁阻(TMR)特性。RA和TMR是决定组件性能、良率和可靠性的关键参数,甚至只有几个缺失的原子也会严重影响RA和TMR,这解释了为什么量测在MRAM制造中如此重要。


图2:典型的MRAM堆栈沉积范例。

(3) 磁退火:沉积后的堆栈退火确定了参考层(MgO下方的界面)和MgO穿遂障壁的晶体取向。通常,MTJ在高温下在磁场中退火,以改善材料和界面质量并确定磁化方向。在此步骤之后,为了进行工艺控制需要对MTJ的电和磁特性进行监控。这些是制造mram芯片的关键在线量测(inline metrology)步骤。

(4) MTJ柱图案化(参考图3):MRAM单元通常是直径约20~100nm的圆形柱。从光罩到光阻,从光阻到MTJ迭层的图案转移需要精确控制,从而使组件正常运作。透过非透明的MTJ堆栈进行微影迭对图案对准是一个挑战。离子束蚀刻必须保证支柱蚀刻后完好无损,并且在MTJ底部电极上停止蚀刻的同时,不会在其侧壁留下金属再沉积。蚀刻腐蚀、损坏和沿MgO暴露层的金属再沉积是关键问题,必须在此步骤中进行监控。监视和控制最终MTJ柱的高度和形状(主要是在MgO接口)以及柱的直径对于实现均匀的单元图案至关重要,这反过来又使得MRAM单元的开关分布最小化。最后,封装层覆盖了所有内容,以保护MTJ组件。该层必须毫无缺陷,并且其厚度必须满足规格要求。



图3:蚀刻的MRAM柱(在封装层之前)。

(5)顶部电极的形成:顶部电极的形成与底部电极非常相似,其关键是图案对准。在最终结构中使用双重镶嵌工艺、CD、形状、轮廓和深度以及任何类型的缺陷都很重要 。


FinFET器件中的STT-MRAM存储单元制作

本发明公开了一种STT-MRAM存储单元,将STT-MRAM存储单元的晶体管设计为具有独立双栅的FinFET形式,Fin两侧的二个栅极分别与Fin的源、漏区构成一个MOS器件,二个MOS器件共享源、漏区,二个栅极互为背栅,可分别控制Fin开启或关闭导电沟道,本发明利用具有独立双栅的FinFET器件的栅控特性,在一个FinFET器件里面构成两个MOS结构,实现STT-MRAM存储单元所需要的较小读电流和较大的写电流,可有效提高STT-MRAM的读写稳定性,并使器件的尺寸在相同的驱动电流条件下得到了进一步缩小。


[0002]二代磁存储器(Magnetic Random Access Memory, MRAM)也就是自旋转移扭矩磁存储器(Spin Transfer Torque-Magnetic Random Access Memory, STT-MRAM)是最有可能替代 DRAM (Dynamic Random Access Memory,动态随机存取存储器)和 SRAM (Static RandomAccess Memory,静态随机存取存储器)的先进存储技术。STT-MRAM的读稳定性与写稳定性是决定STT-MRAM能否量产的关键性能指标。
[0003]STT-MRAM的读写功能由STT-MRAM的存储单元来控制。目前,典型的STT-MRAM的存储单元是由存储信息的磁隧道结(Magnetic Tunnel Junct1n, MTJ)与一个选择晶体管耦合所构成。
[0004]通常情况下,STT-MRAM的写入电流要大于读出电流,但是,工艺波动造成的性能波动,可能会造成器件读写的失败。例如,读出失败的一种典型情况是=STT-MRAM存储单元的性能波动太大,可能会出现读电流太大、甚至超过某一 STT-MRAM单元的阈值写入电流(最小写入电流),从而引起该存储单元的存储状态翻转;又例如,写入失败的典型情况是:STT-MRAM存储单元的性能波动太大,造成写入电流太小,甚至小于该存储单元的阈值写入电流,从而导致该存储单元的存储状态无法翻转。
[0005]根据上述失效情况可以看出,要提高STT-MRAM的读写稳定性,需要减小读出电流,使其始终小于各存储单兀的阈值与入电流,同时提闻与入电流,使其始终大于各存储单元的阈值写入电流。
[0006]为了提高STT-MRAM的读稳定性,可以减小晶体管的尺寸以减小读出电流,从而提高读稳定性,但也会因此减小写入电流,从而降低写稳定性;相反,如果增加晶体管的尺寸,可以增加写入电流,提高写稳定性,但这样也会增加读出电流,从而降低读稳定性。可以看出,在只有一个晶体管的情况下,无法以改变晶体管尺寸来同时提高读写稳定性。
[0007]为此,人们提出采用两个晶体管结构的STT-MRAM,即2T-1R STT-MRAM。图1是传统的只有一个晶体管的STT-MRAM与具有二个晶体管的STT-MRAM的电路结构原理对比图。图1 引自文献“
J.Li et al., “Design paradigm for robust spin-torquetransfer magnetic RAM (STT-MRAM) from circuit/architecture perspective,,,in Proc.TVLSI, 2008,pp.1710 - 1723.”(李建平等人,“从电路/架构的角度考虑的强大的自旋力矩转移磁性存储器(STT-MRAM)设计范式,”美国电气和电子工程师协会超大规模集成电路系统汇刊,2008,1710至1723页)。该文献公开了一种采用两个晶体管结构的STT-MRAM,即2T-1R STT-MRAM。其中,图1(a)为只有一个晶体管时的STT_MRAM(即图中所指的1T-1R STTMRAM)的存储单元的电路结构原理图,图1(b)为有二个晶体管时的STT-MRAM(即图中所指的2T-1RSTT MRAM)的存储单元的电路结构原理图。如图1(b)所示,读出时,与STT-MRAM单元的读字线WL_r连接的一个NMOS管Read-NMOS打开,与STT-MRAM单元的写字线WL_W连接的另一个NMOS管Write-NMOS关闭,读出电流只流经Read-NMOS,它的尺寸比较小,因而读出电流较小,从而提高了读稳定性;而写入时,Read-NMOS和Write-NMOS都打开,写入电流流经两个NMOS管,而且,Write-NMOS尺寸较大,可以增强写入电流、提高写稳定性。
[0008]上述文献公开的STT MRAM的2T-1R的方式,提高了读写稳定性,但在STT MRAM中需要两个MOS管,比较浪费面积。因此,在相同的驱动电流条件下,如何在保证读写稳定性的同时,进一步缩小器件的尺寸,是业界的一个永恒的课题。


发展方向

新的单元结构--USMR(单项自旋霍尔磁阻)

MRAM存储芯片可以抵抗高辐射,可以在极端温度条件下运行,并且可以防篡改。这使得MRAM适用于汽车和工业,军事及太空应用,这些对于MRAM存储芯片开发人员来说是重要的部分。

东京工业大学的研究人员开发了一种新的MRAM单元结构,该结构依赖于单向自旋霍尔磁阻(USMR)。新的单元结构只有两层。这可能导致成本更低的MRAM器件。



自旋霍尔效应导致电子在材料的侧面以一定的自旋积累。通过将拓扑绝缘体与铁磁半导体相结合,研究人员设法制造出具有巨型USMR的器件。

MRAM存储芯片是一种使用电子自旋来存储信息的存储技术。MRAM存储芯片具有成为通用存储器的潜力-能够将存储存储器的密度与SRAM的速度结合在一起,同时始终保持非易失性和高能效的特点。


首页                                    产品展示                                        行业资讯                                   关于我们                                        联系我们
联系电话:
0755-84828852  
0755-84866816

联系方式: 手机号码:13924642346  13872769588
                13924649321  13928483205 联系邮箱:kevin@glochip.com
公司地址:
广东省深圳市龙岗区大运软件小镇1栋401室
(3号线,14号线,16号线,33号线)
网址:www.glochip.com   www.chip.com.cn
全球芯微信公众号
加密芯片 华芯微特   艾迪科泰    博雅科技    恒烁半导体    补丁科技    晶存科技   华大电子    康盈半导体     三星半导体   海力士  镁光科技     南亚科技  铠侠  金士顿   Skyhigh  Netsol
MCU  SRAM MRAM SDRAM DDR1 DDR2 DDR3 DDR4 DDR5 LPDDR3 LPDDR4 LPDDR4X LPDDR5 LPDDR5X NAND NOR eMMC UFS eMCP uMCP