搜索
新闻详情

SRAM小科普

新型存储之MRAM资讯

612
发表时间:2022-12-01 09:12作者:全球芯 | glochip.com来源:Netsol | MRAM | SRAM网址:http://glochip.com/news/
文章附图

今天给大家介绍一下SRAM(Static Random Access Memory)静态随机存储器。SRAM是一种随机存储器,只要保持通电,里面的数据就可以一直保存。SRAM的版图具有高度的规律性,同样他的设计规则也是整个制程中最严格的,所以SRAM的良率以及SRAM的尺寸大小反映了一个Foundry的制程能力。所以在Foundry中也通过SRAM的良率以及性能的变化来反馈制程的问题所在。

今天主要给大家介绍一下SRAM的基本电路结构以及基本的读写过程。首先给大家介绍一下SRAM的基本结构。

最小的SRAM单元我们称为一个bit,他只能存储一个信号0或者1,这样的一个bit由6个晶体管构成,分为2个PMOS(PU),4个NMOS(PD,PG),这里PU和PD形成一个反相器,两个反相器形成互锁结构,通过这样的特性来实现数据的保存。PU(pull up)也称为load transistor,他的功能是实现节点的高电位也就是1的状态,PD(pull down)也称为drive transistor,他的功能是实现节点的低电位也就是0的状态,这样一个bit中的两个节点(SNL和SNR)高低电位互换,就能实现0和1两种状态的存储,PG(pass gate)也称为access transistor,他的功能是实现bitline 的接入,以实现读写功能。

下面给大家介绍一下SRAM的三种操作:读,写,保持。

首先给大家讲一下SRAM的读取操作,SRAM读取信号是依靠两条bitline(BL和BLB)的电压信号差来读取信号的。假设bit存储数据为时对应的SNL=0,SNR=1,存储数据为1时,对应SNL=1,SNR=0。假设目前bit里面存储的数据为0,SNL=0,SNR=1. 在读取的时候对BL,BLB进行预充电,对应的测试条件如下:BL=BLB=1,WL=1。在这样的条件下,如下图所示 ,SNL=0 处于低电位,SNR=1处于高电位,左侧的PU关断,PD开启,右侧的PU开启,PD关断。右侧色BLB会保持电压不变,但是左侧的PD开启,导致电流由BL流向GND,会导致BL的电位下降。初始时BL=BLB=1,BL电位下降之后,BL和BLB会出现电压差,这个信号会通过外围放大电路输出,自此SRAM的信号读取完成。在这样的条件下,为了保证信号能够准确读取,需要使PD的电流大于PG的电流,以此来保证BL与BLB的电位差足够大,能够准确读取。

下面介绍一下SRAM的写操作,假设目前bit里面存储的数据为0,SNL=0,SNR=1. 写操作就是将SRAM中SNL和SNR的电位反转,以此达到写入的目的。在写入的时候对BL,BLB进行预充电,对应的测试条件如下:BL= 1,BLB=0,WL=1。此时左侧的状态与读取时相同,而右侧由于BLB=0,SNR的电位会逐渐下降,SNR的电位下降又会导致左侧PU的开启,PD的关断,这样SNL电位会逐步抬升到1,右侧的PD打开,PU关断,数据翻转完成,为了保证写入的顺利,SNR的电位必须能够下降,所以PU的电流必须小于PG,这样PU的高电位就不足以拉升SNR的电位,SNR的电位由BLB的电位决定。

最后是保持的操作,BL=BLB=1,WL=0,在这样的条件下,PG关断,BL,BLB不能对bit中保持的数据进行修改。

上面就是SRAM的读写和保持操作了,下面给大家介绍一下蝴蝶图butterfly curve。Butterfly curve是能体现SRAM稳定性的重要指标,准确的来说是butterfly curve中内接最大的正方形的边长,我们称为Static noise margin(SNM),这个值越大,代表SRAM越稳定,存储的信号越不容易被反转。由于SRAM是一个对称的结构,butterfly curve其实也是中心对称的两条曲线,因为SNL和SNR互为输入输出节点。下面我们把SRAM拆成一半来看一下,应该可以更详细的了解。

把SRAM拆成一半,就是一个反相器带一个PG,如下面这张图,那么本质上他的输入输出曲线就和反相器一样,输入为1时,输出为0,输入为0时,输出为1.由于PG的存在,输出信号会受到左侧PG的影响,有所变化。这里先给大家介绍几个概念,我们定义PU与PD的电流比(Ipu/Ipd)为α ratio,PD与PG的电流比(Ipd/Ipg)为β ratio,PG与PU的电流比(Ipg/Ipu)为γ ratio。当input=0时,output=1,随着input逐渐增大,output的电位会逐渐下降,但是input的电位会受到左侧PG的影响,我们在读写的时候PG是打开的,BL是预充电的,所以PG的电流会影响到input的电位,当PG的电流越大时,input的电位抬升越快,那么output的电位转变就越快,即曲线中output由1向0转变的曲线弧度越陡,这就解释了γ值变化对曲线的影响。下面我们来看PU和PD的相互影响,PU和PD组成一个反相器,在这里PU的主要目的是抬升output的电位,而PD则是降低output的电位,在input由0到1增大时,PU会逐渐关断,PD会逐渐开启,实现output由1向0的转变。所以PD越容易开启,就说明output越容易转变,所以为了提高SRAM的稳定性,PD的Vt要抬高,让他不容易转变。所以相对来说α越大,SRAM越稳定。当input接近1时,output接近0,但是由于右半侧PG的影响,output只能接近,但不可能达到0,为了让output接近0,PD的电流需要大于PG的电流,尽量使output的电位接近0, 这就是β ratio。

解释完了上面这些,我们再来看看butterfly curve,下面这张图里面标的A,B两个位置,就很好解释了,A点位置受到PD PG的电流大小影响,PD的电流越大,β ratio越大,A就越向坐标轴靠近,SNM就越大,而B的位置受到PU,PD的VT影响,PD的VT越大,就意味着PD的电流相对变小,α值越大,SNM越大。这里的电流大小是相对的,并不是说PD的电流要比PU小。相反,PD的电流一定要比PU的大,因为在写的过程中,PG的电流要大于PU的电流,因为之前讲过,PU的电流必须小于PG,这样PU的高电位就不足以拉升SNR的电位,SNR的电位由BL的电位决定。而在读的过程中,PD要电流要大于PG才能把节点的电位降下来,所以PD的电流一定是要大于PU的。

最后我们来看一下SRAM的margin map,从下面这张图我们就可以看到不同的MOS管阈值电压的变化,对SRAM性能的影响。当NMOS和PMOS的阈值电压都比较低时,就是FF,即Fast NMOS Fast PMOS的状态,阈值电压降低,代表电流增大,晶体管读取速度会变快,但是阈值电压降低就代表关断困难,即在关断条件下,漏电流比较大。当NMOS和PMOS的阈值电压都较高的情况下,晶体管读取速度降低,两条BL的电位无法在一定的时钟信号内达到足够的差值,无法读取,就会产生信号读取失败。当NMOS阈值电压较低,PMOS阈值电压较高的时候,即PD的阈值电压低,PU阈值电压高,那么input信号稍微有一点降低,PD就会打开,降低output的电位,信号就会反转。当NMOS阈值电压高,PMOS阈值电压低的时候,PG就会打开不足,无法将BL的信号通过PG传输到节点,调解节点电位,即写入会有问题。所以SRAM中6个晶体管的阈值电压都要在一定范围内,才能保证SRAM的正常工作。

好啦,以上就是SRAM的一些基础小科普,今天就给大家介绍到这里吧。


文章分类: SRAM
分享到:
首页                                    产品展示                                        行业资讯                                   关于我们                                        联系我们
联系电话:
0755-84828852  
0755-84866816

联系方式: 手机号码:13924642346  13872769588
                13924649321  13928483205 联系邮箱:kevin@glochip.com
公司地址:
广东省深圳市龙岗区大运软件小镇1栋401室
(3号线,14号线,16号线,33号线)
网址:www.glochip.com   www.chip.com.cn
全球芯微信公众号
加密芯片 华芯微特   艾迪科泰    博雅科技    恒烁半导体    补丁科技    晶存科技   华大电子    康盈半导体     三星半导体   海力士  镁光科技     南亚科技  铠侠  金士顿   Skyhigh  Netsol
MCU  SRAM MRAM SDRAM DDR1 DDR2 DDR3 DDR4 DDR5 LPDDR3 LPDDR4 LPDDR4X LPDDR5 LPDDR5X NAND NOR eMMC UFS eMCP uMCP